服务项目
科茂隆 >>
ALTERA单片机解密
>> EPM7062B解密
EPM7062B解密
·高效能2.5 - V的的CMOS EEPROM的基于可编程逻辑器件(PLD)的第二代多阵列矩阵(最大®)架构之上(见表1)
- 引脚与流行的5.0 - V最大7000S和3.3 - V最大7000A器件系列兼容
- 高密度可编程逻辑器件,从600到10000可用盖茨
- 3.5 - ns的引脚对引脚,计数器频率在303.0兆赫逻辑延误过剩
·先进的2.5 - V在系统可编程(ISP)
- 程序通过内置的IEEE标准。 1149.1联合测试行动组(JTAG)接口与先进的引脚锁定功能
- 增强的ISP算法更快的编程
- ISP_Done位,以确保完整的编程
- 上拉电阻的I / O引脚在系统内编程
- ISP的电路与IEEE标准兼容。 1532