服务项目
科茂隆 >>
ALTERA单片机解密
>> EPM7192E_CPLD芯片解密
EPM7192E_CPLD芯片解密
■高性能和EEPROM的可编程逻辑器件(PLD)的第二代基于Max®架构
■5.0- V在系统可编程能力(ISP),通过内置的IEEE标准。 1149.1联合测试行动组(JTAG)接口提供最大7000S设备-ISP的电路与IEEE标准兼容。 1532
■包括5.0- V的MAX 7000器件和5.0- V的互联网服务供应商的最大7000S设备
■内建JTAG边界扫描测试(BST)于最大7000S电路设备与128或更多的宏单元
■具有完整的EPLD的逻辑密度范围从600到系列5000(见表1和2)实用闸
■5纳秒引脚到引脚的逻辑延时高达175.4 MHz的计数器频率(包括互连)
■的PCI兼容的设备可用