EPM7256S芯片解密

EPM7256S特点：
■高性能，基于EEPROM的可编程逻辑器件
（PLD）的基于第二代的最大？建筑
■5.0-V的在系统可编程（ISP），通过内置的
IEEE标准。 1149.1联合测试行动组（JTAG）接口，可在
MAX7000S装置的
 -  ISP电路兼容的IEEE标准。 1532
■包括5.0-V的MAX 7000器件和5.0-V的ISP的基于MAX7000S
设备
■内建JTAG边界扫描测试（BST）电路在MAX7000S
设备与128个或更多宏蜂窝
■完整的可编程逻辑器件的逻辑密度范围从600到家庭
可用门5000元（见表1和2）
■5-NS针针到175.4 MHz的计数器的逻辑延迟
频率（包括互连）
■兼容PCI设备
联系人：陈工，0755-83983211