随着通讯、视讯、网络和计算机技术领域中数字系统的执行速度日益加速，对此类系统

中的印刷电路板的质量要求也越来越高。早期的PCB设计在面临讯号频率日益增高和脉冲上升

时间日益缩短的情况下，已无法保证系统性能和工作要求。在目前的PCB设计中，我们必须利

用传输线理论对PCB抄板及其组件(边缘连接器、微带线和零组件插座)进行建模。只有充分了

解PCB抄板上串扰产生的形式、机制和后果，并采用相应技术最大程度地加以抑制，才能帮助

我们提高包含PCB抄板在内的系统的可靠性。本文主要围绕PCB设计展开，但相信文中所讨论

的内容也有助于电缆和连接器的表征等其它应用场合使用。
　　PCB设计师之所以关心串扰这一现象，是因为串扰可能造成以下性能方面的问题：噪音电

平升高；有害尖峰突波；数据边沿抖动；意外的讯号反射。
　　这几个问题中哪些会对PCB设计有所影响取决于多方面因素，如板上所用逻辑电路的特性

、电路板的设计、串扰的模式(反向或前向)以及干扰线和被干扰线两边的端接情况。本文提

供的信息可协助读者加深对串扰的认识和研究，减少串扰对设计影响。
　　为了尽可能减少PCB设计中的串扰，我们必须在容抗和感抗之间寻找平衡点，力求达到额

定阻抗值，因为PCB的可制造性要求传输线阻抗得到良好控制。在电路板设计完成之后，板上

的组件、连接器和端接方式决定了哪种类型的串扰会对电路性能产生多大的影响。利用时域

测量方法，透过计算拐点频率和理解PCB串扰(Crosstalk-on-PCB)模型，可以帮助设计人员设

置串扰分析的边界范围。
　　时域测量方法
　　为了测量与分析串扰，可采用频域技术观察频谱中频率的谐波分量与这些谐波频率上EMI

最大值之间的关系。不过，对数字讯号边沿(从讯号电平的10%上升到90%所用的时间)进行时

域测量也是测量与分析串扰的一种方法，而且时域测量还有以下优点：数字讯号边沿的变化

速度，或者说上升时间，直接展现了讯号中每个频率成分有多高。因此，由讯号边沿定义的

讯号速度(即上升时间)也能够帮助揭示串扰的机制。而上升时间可直接用于计算拐点频率。

本文将使用上升时间测量方法对串扰进行阐述和测量。
　　为保证一个数字系统能可靠工作，设计人员必须研究并验证电路设计在拐点频率以下的

性能。对数字讯号的频域分析显示，高于拐点频率的讯号会被衰减，不会对串扰产生实质影

响，而低于拐点频率的讯号所包含的能量足以影响电路工作。拐点频率透过下式计算：fknee

= 0.5/ trise
　　PCB串扰模型
　　本节提供的模型为不同形式串扰的研究提供了一个平台，并阐明了两条微带线之间的互

阻抗是如何在PCB抄板上造成串扰的。图1是一个概念性的互阻抗模型。互阻抗沿着两条走线

呈均匀分布。串扰在数字闸电路向串扰线打出上升沿时产生，并沿着走线进行传播：
1. 互电容Cm和互电感Lm都会向相邻的被干扰在线耦合或‘串扰’一个电压。
　　2. 串扰电压以宽度等于干扰在线脉冲上升时间的窄脉冲形式出现在被干扰在线。
　　3.在被干扰在线，串扰脉冲一分为二，然后开始向两个相反的方向传播。这就将串扰分

成了两部份：沿原干扰脉冲传播方向传播的前向串扰和沿相反方向向讯号源传播的反向串扰

。