ispLSI2096VE芯片解密

ispLSI2096VE特点：

•高密度可编程逻辑超快
- 4000门的PLD
- 96 I / O引脚，6个专用输入
- 96寄存器
- 高速全球互联
- 宽输入快速计数器，状态机，地址译码器，门控等
- 小逻辑随机逻辑块大小
- 100％的功能，JEDEC和引脚兼容的设备与系统可编程逻辑器件2096V
- 引脚兼容系统可编程逻辑器件2192VE
•3.3V低电压2096建筑
- 接口与标准的5V TTL器件
•高性能E2CMOS ®技术
- fmax为250MHz的最大工作频率=
- 吨= 4.0ns传输延迟
- 电可擦除和再编程
- 非挥发性
- 100％经过测试，在制造时
- 未使用的产品长期关机省电
•在系统可编程
- 3.3在系统可编程（ISP™）使用边界扫描测试访问端口（TAP）
- 开漏输出灵活的总线接口功能选项，允许有线或，或总线仲裁逻辑易于实施
- 提高制造良率，缩短时间到市场和提高产品质量
- 重新编程的快速成型焊接设备
•100％的IEEE 1149.1边界扫描可测试
•易用性以及与密度和FPGA的灵活性PLD的系统速度快
- 增强的引脚锁定功能
- 三个专用的时钟输入引脚
- 同步和异步时钟
- 可编程输出摆率控制
- 灵活的引脚布局
- 优化的总体布线池提供全球互连性
•无铅封装选择

ispLSI2096VE描述：

在系统可编程逻辑器件2096VE是一种高密度可编程
逻辑器件，其包含96个寄存器，6个专用
输入引脚，三个专用时钟输入引脚，两个专用
全球OE输入引脚和一个全球路由池
（玻璃钢）。提供完整的互联互通的玻璃钢
所有这些元素之间。在系统可编程逻辑器件2096VE
功能在系统可编程通过边界
扫描测试访问端口（TAP），是100％电机及电子学工程师联合会
1149.1边界扫描测试的。在系统可编程逻辑器件2096VE
提供非挥发性可重复编程的逻辑，以及
作为互连提供真正可重构系统。

逻辑上的系统可编程逻辑器件2096VE设备的基本单位是
通用逻辑块（球蛋白）。该GLBs被标记的A0，A1
.. C7（见图1）。有在总24 GLBs
系统可编程逻辑器件2096VE设备。每个球蛋白是由四个
宏单元。每个球蛋白有18个输入，一个可编程
和/或/异或阵列，和四个输出可以
配置为任何组合或注册。
到球蛋白输入来自玻璃钢和专用
投入。

该器件还具有96个I / O单元，其中每个
直接连接到I / O引脚。每个I / O单元，可
单独编程为一个组合输入，
输出或双向I /有三态控制输出引脚。该
信号电平为TTL兼容的输出电压和
司机可以源4 mA或下沉为8 mA。每个输出可以
独立编程的快速或慢速输出
摆率，以减少整体输出开关噪声。
器件引脚可以安全地驱动5V信号水平
支持混合电压系统。

八GLBs，32个I / O单元，两个专用输入和两个
ORPs连接在一起，使一Megablock（见
图1）。八GLBs的输出连接
到32通用I / O单元由两个ORPs集。每个
系统可编程逻辑器件2096VE装置包含三个Megablocks

这小组已作为它的输入来自所有输出
GLBs和从双向I / O单元的所有输入。
这些信号都提供给了输入
GLBs。透过玻璃钢一直拖延到扳平
尽量减少定时偏差。

时钟在系统可编程逻辑器件2096VE设备的选择使用
专用时钟引脚。三个专用时钟引脚（Y0的，
日圆，日圆）或异步时钟可以选择上一
球蛋白的基础。异步或乘积项时钟
在任何球蛋白产生为自己的时钟。