服务项目
科茂隆 >>
LATTICE单片机解密
>> ispLSI5256V芯片解密
ispLSI5256V芯片解密
· 100%的IEEE 1149.1边界扫描可测试与3.3在系统可编程
· 高性能E2CMOS ®技术
- fmax为= 125 MHz的最高工作频率
- 7.5 ns的传播延迟
- TTL/3.3V/2.5V兼容的输入阈值和输出电平
- 电可擦除和再编程
- 非挥发性
- 可编程的速度/功率逻辑路径优化
· 在系统可编程
- 提高生产产量,时间缩短到市场,提高产品质量
- 更快的重新编程调试焊接设备
· 建筑特色
- 增强针锁式结构,具有单级别全球路由池和超宽GLBs
- 围绕产品项共享阵列环绕支持每个宏单元多达35产品条款
- 宏单元的组合,并支持并发注册函数
- 宏单元特征的多元控制寄存器包括设置,复位和时钟使能选项
- 四个专用时钟输入引脚加宏单元乘积项时钟
- 回转斜可编程I / O(SASPI / Ø™)支持可编程总线保持,上拉,开斜杀了排水和利率期权
- 六全局输出使能,有两个全球的OE销宏单元和一个产品,每学期的OE
· ispDesignEXPERT™
- 逻辑编译器和完整ISP器件从HDL设计系统综合中在系统编程
- 出众的质量结果
- 紧密结合领先的CAE技术供应商工具
- 提高生产力的时序分析仪,探索工具,定时模拟器和ispANALYZER™
- PC和UNIX平台
· 超宽高密度系统可编程逻辑
- 3.3V电源
- 用户可选择3.3V/2.5V的I / O
- 12000 PLD的盖茨/ 256宏单元
- 多达192个I / O引脚
- 256个寄存器
- 高速全球互联
- 超宽32通用逻辑块(球蛋白)尺寸最佳性能
- 超宽输入门控(68输入)快速计数器,状态机,地址译码器等
- 印刷电路板高效球栅阵列(BGA)封装选项